

Relatório 6 – Organização de Computadores I – INE5411

Alunas: Ana Luiza Sales Gobbi (24105453), Fernanda Bertotti Guedes (24100601) e Laísa Ágathe Bridi Dacroce (24100598)

Data: 28/05/25

1 INTRODUÇÃO

O presente relatório visa apresentar os resultados dos exercícios propostos no Laboratório 6 da disciplina de Organização de Computadores I.

2 EXERCÍCIOS PROPOSTOS

2.1 EXERCÍCIO 1

Questão 1: Ao rodar o programa sem alterar os parâmetros presentes no simulador, foi possível observar que a taxa final de acertos do cache foi de 75%. Isso significa que a cada quatro acessos à memória, ocorre 1 miss, que resulta no carregamento do bloco, e 3 hits subsequentes.




Figura 1 – Resultado da simulação do exercício 1 com 4 words por bloco.

Questão 2: A partir disso, é possível inferir que um aumento no tamanho do bloco de 4 para 8 words resultará que, a cada miss, será carregado um bloco de 8 palavras à memória

cache. Assim, haverá 1 miss para 7 hits subsequentes, com uma taxa final de acertos do cache de, aproximadamente, 87,5%. A imagem abaixo mostra o resultado da simulação para esse caso, o que corrobora com a hipótese descrita.




Figura 2 – Resultado da simulação do exercício 1 com 8 words por bloco.

Questão 3: Seguindo a mesma lógica, a diminuição da quantidade de words por bloco para 2 resultaria na ocorrência de um miss para um hit subsequente, diminuindo a taxa de acertos do cache para 50%. A figura abaixo, com o resultado da simulação, ratifica essa predição.




Figura 3 – Resultado da simulação do exercício 1 com 2 words por bloco.

A partir desse exercício, foi possível compreender a relação entre o tamanho do bloco da cache e seu desempenho, em relação a um algoritmo que explora a localidade espacial, como a matriz row-major e seus acessos sequenciais à memória. Nesse caso, quanto maior o tamanho do bloco de cache, maior a sua taxa de acertos.

2.2 EXERCÍCIO 2

Questão 1: Houve um grande subaproveitamento do cache nesse programa, que resultou em taxa de acertos de 0%, conforme a imagem abaixo. Como cada acesso consecutivo à memória pula 64 bytes, por ser column-major, nenhum dos elementos subsequentes carregados pela cache é reaproveitado. Assim, cada novo acesso exige o carregamento de um novo bloco da memória principal, o que compromete o desempenho.




Figura 4 – Resultado da simulação do exercício 2 com 4 words por bloco.

Questão 2: O desempenho do cache na instância original da ferramenta permaneceu em 0%, porque seria necessário um bloco com mais de 64 bytes para que ele pudesse ser reaproveitado de alguma forma.




Figura 5 – Resultado da simulação do exercício 2 com 16 words por bloco.

Questão 3: O desempenho do cache da segunda instância é de 93% de taxa de acertos, conforme mostra a imagem abaixo.




Figura 6 – Resultado da simulação do exercício 2 com 16 words por bloco e 16 blocos.

2.3 EXERCÍCIO 3

Foi possível perceber que o desempenho da cache para a matriz column-major se mostrou fortemente dependente da possibilidade de armazenar a matriz inteira na cache, sem que seja sobrescrita. Isso ocorre porque percorrer a matriz coluna por coluna transpõe a localidade espacial que favorece o desempenho da cache. Contudo, pode-se refletir que, em aplicações reais, dada a limitação de custo da memória cache, nem sempre é possível armazenar a totalidade dos dados nela, o que constitui um agravante para o desempenho do código do exercício 2.

Além disso, ao executar a simulação da memória cache com os mesmos parâmetros que conferiram melhor taxa de acertos ao código do exercício 2 (16 blocos de 16 words), o código do exercício 1 obteve a mesma porcentagem de acertos. Então, é possível concluir que a implementação row-major apresenta melhor desempenho, porque em todas as simulações obteve taxa de acertos do cache superior ou, no mínimo, igual à taxa de acertos do cache da implementação column-major.